随着人工智能（AI）和机器学习工作负载所需的计算需求不断增加，由于需要更多的存储器通道来提供更多的存储器带宽，传统的并行连接DRAM存储器已经成为下一代CPU的主要障碍。Microchip Technology Inc.（美国微芯科技公司）今日宣布进入存储器基础设施市场，推出业内首款商用串行存储器控制器， 扩展其数据中心产品组合。 SMC 1000 8 x 25G使CPU和其他以计算为中心的SoC能够在相同封装尺寸内使用并行连接DDR4 DRAM的四倍存储器通道。 Microchip的串行存储器控制器不仅能为计算密集型平台提供更高的存储器带宽和介质独立性，同时还具备超低时延的特性。

       随着CPU处理内核数量的增加，由于CPU和SoC器件无法在单颗芯片上扩展并行DDR接口的数量，以满足不断增长的内核数量的需要，从而导致每个处理内核可用的平均存储器带宽有所下降。 SMC 1000 8 x 25G通过符合8位开放式存储器接口（OMI）的25 Gbps通道与CPU连接，通过72位DDR4 3200接口与存储器连接，从而大幅减少每个DDR4存储器通道所需的主机CPU或SoC引脚数量，允许更多的存储器通道并增加可用的存储器带宽。

支持OMI的CPU或SoC可以使用具有不同成本、功耗和性能指标的大量介质类型，而无需为每种类型集成单独的存储器控制器。 相比之下，目前的CPU和SoC存储器接口通常以特定的接口速率锁定在特定的DDR接口协议，例如DDR4。SMC 1000 8 x 25G是Microchip产品系列中第一款支持介质独立的OMI接口的存储器基础设施产品。

数据中心应用程序工作负载需要基于OMI的DDIMM存储器产品，以提供与当今基于并行DDR的存储器产品相同的高性能带宽和低时延效果。Microchip的SMC 1000 8 x 25G采用创新的低时延设计，与传统的基于LRDIMM的集成式DDR控制器相比，其时延增量不到4 ns，这表明基于OMI的DDIMM产品的带宽和时延性能与类似的LRDIMM产品几乎相同。

Microchip数据中心解决方案业务部副总裁Pete Hazen表示：“Microchip很高兴向市场推出业界首款串行存储器控制器产品。新的存储器接口技术，如开放式存储器接口（OMI），使大量的SoC应用能够支持高性能数据中心应用程序日益增长的存储需求。 Microchip进军存储器基础设施市场，凸显了我们致力于提高数据中心性能和效率的决心。”

IBM Power Systems的首席架构师Steve Fields表示：“IBM客户的工作负载对存储的需求激增，因此，我们对POWER处理器存储器接口做出了战略决策，决定利用OMI标准接口来增加存储器带宽。IBM很高兴与Microchip合作推出该解决方案。”

SMART Modular、美光（Micron）和三星电子正在开发多个引脚高效的84引脚差分双列直插式存储器模块（DDIMM），容量从16 GB到256 GB，符合JEDEC DDR5标准草案的DDIMM封装。 这些DDIMM将采用SMC 1000 8 x 25G，并将无缝接入任何符合OMI标准的25 Gbps接口。

OpenCAPI联盟主席Myron Slota表示：“开放式存储器接口（OMI）标准提供了一个高引脚效率的串行存储器接口，因此，大量的CPU和SoC应用可以扩展存储器带宽，并在越来越多的新兴介质类型（如存储分级存储器）之间无缝转换。OpenCAPI联盟免费提供主机和目标IP，并将同时启动一系列措施，以确保符合标准。”

Google LLC平台基础架构技术负责人Rob Sprinkle表示：“Google客户可以从数据密集型应用获益，例如需要高性能存储器的机器学习和数据分析。Google强烈支持基于开放标准的举措，如开放式存储器接口（OMI），它们能提供高性能的存储器接口，以满足带宽和时延等重要性能目标。”